Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 05275301

(51) Intl. Cl.: H01L 29/786 H01L 21/336 G02F 1/136

H01L 21/316

(22) Application date: 04.11.93

(30) Priority:

(43) Date of application publication:

19.05.95

(84) Designated contracting states:

(71) Applicant: MATSUSHITA ELECTRIC IND CO LTD (72) Inventor: TAKEDA MAMORU

(74) Representative:


(54) FABRICATION OF TFT ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY


(57) Abstract:


PURPOSE: To enhance productivity by eliminating the conventional need for forming thick semiconductor layer and impurity semiconductor layer while allowing easy isolation thereof between source and drain.


CONSTITUTION: (a) A gate electrode 2 is formed on a transparent insulating substrate 1 and patterned. (b) A gate insulator layer 3, a semiconductor layer 4, and an impurity semiconductor layer (n+:a-Si) 5 are then formed sequentially thereon. (c) The semiconductor layer 4 and the impurity semiconductor layer 5 are left at the channel part of transistor by patterning. (d) The transparent insulating substrate 1 is set on the anode side and oxygen plasma is generated thus subjecting the impurity semiconductor layer 5 to plasma anodic oxidation. The impurity semi-conductor layer 5 on the channel serves as an insulator laver 6 for isolating the channel. (e) An ITO is deposited and a pixel electrode 7 is formed before a source-drain electrode 8 is formed and patterned.


COPYRIGHT: (C)1995,JPO











(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-131023

(43)公開日 平成7年(1995)5月19日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	ΓI	技術表示箇所
H01L	29/786				
	21/336				
G 0 2 F	1/136	500			
			9056 - 4M	H01L	29/ 78 3 1 1 P
			9056 - 4M		311 N
			審査請求	未請求 請求項	質の数3 OL (全 5 頁) 最終頁に続く
(21)出願番号		特願平5-275301		(71)出願人	
					松下電器産業株式会社
(22)出願日		平成5年(1993)11月4日	月4日	(ma) manufild	大阪府門真市大字門真1006番地
				(72)発明者	· 竹田 守 大阪府門真市大字門真1006番地 松下電器
					企業株式会社内
				(74) (539)	
				(74)代理人	、开座工、台开、峡入
		•			


(54) 【発明の名称】 液晶表示用TFTアレイ基板の製造方法


(57)【要約】

【目的】 生産性の向上を図る。

【構成】 (a)透明絶縁基板1上にゲート電極2を成膜しパターニングする。(b)ゲート絶縁体層3、半導体層4、不純物半導体層(n+:a-Si)5を連続して成膜する。(c)トランジスタのチャネル部分に半導体層4および不純物半導体層5をパターニングして残す。(d)透明絶縁基板1を陽極側に設置して酸素プラズマを発生させ不純物半導体層5をプラズマ陽極酸化する。これによりチャネル上の不純物半導体層5を絶縁体化層6として、チャネルの分離を行う。(e)ITOを成膜し、画素電極7を形成した後ソース・ドレイン電極8を成膜しパターニングする。

【効果】 容易にソース・ドレイン間の不純物半導体層の分離が可能になり、さらに、半導体層と不純物半導体層とを従来のように厚く成膜する必要がないため、生産性を大いに向上させることができる。





半導体層とこの半導体層の上面に積層し 【請求項1】 た不純物半導体層との積層膜に対し、酸素プラズマによ る陽極酸化を選択的に行い、少なくとも前記不純物半導 体層を絶縁体化し、前記半導体層を残すことを特徴とす る液晶表示用TFTアレイ基板の製造方法。

1

【請求項2】 半導体層とこの半導体層の上面に積層し た不純物半導体層との積層膜に対し、チッ素プラズマに よるチッ化処理を選択的に行い、少なくとも前記不純物 半導体層を絶縁体化し、前記半導体層を残すことを特徴 10 とする液晶表示用TFTアレイ基板の製造方法。

【請求項3】 半導体層と不純物半導体層との間に、保 護絶縁体層を介在させる請求項1または請求項2記載の 液晶表示用TFTアレイ基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、液晶表示用TFT (薄膜トランジスタ) アレイ基板の製造方法に関するも のである。

[0002]

【従来の技術】従来の液晶表示用TFTアレイ基板の製 造方法は、ゲート電極、ゲート絶縁体層、半導体層、保 護絶縁体層、ITO絵素電極およびソース・ドレイン電 極など薄膜を順に形成しパターニングするプロセスを使 用していた。しかも、昨今は10インチ(254mm) 画面クラスの大型のTFT-LCD(液晶表示装置)が 製造されており、今後ますます高画質化が要求されるよ うになってきている。特に、TFTアレイ作成中に作っ てしまう欠陥については、欠陥が皆無になるような努力 が盛んに行われている。

【0003】特にTFTを形成する工程で、ソース電極 とドレイン電極とを分離する方法として、図4に示すよ うに、透明絶縁基板1に形成したゲート電極2の上に、 ゲート絶縁体層3、半導体層4および保護絶縁体層10 の3層を成膜後、上記保護絶縁体層10をパターニング してその上に成膜する不純物半導体層5をパターニング するときに、エッチングストッパーとして利用する第1 の方法(特開昭62-276877号公報)と、図5に 示すように、ゲート絶縁体層3、半導体層4および不純 物半導体層5の3層を成膜後、上記半導体層4および不 40 純物半導体層5を島化した後、ソース・ドレイン電極8 をパターニングする時に、同時にチャネル部の上記不純 物半導体層5をエッチングしてTFTを形成する第2の 方法(特公昭56-135968号公報)が採られてき た。

[0004]

【発明が解決しようとする課題】しかしながら、上記第 1の方法では、保護絶縁体層10を成膜する工程が増え ることと、チャネル部の不純物半導体層 5 をパターニン グする時に、保護絶縁体層10がかなりダメージを受け 50 ニングする。通常は、この後、パッシベーションの絶縁

たり、不純物半導体層 5 がチャネル間で段差部として残 るという問題をかかえている。しかも、保護絶縁体層1 0を成膜する工程が増える。また第2の方法では、不純 物半導体層5のパターニングの時、下部の半導体層4の エッチングの選択性を十分とる必要があるため、半導体 層4の膜厚をかなり厚く成膜し(通常2000~300 0 Å) 、しかも不純物半導体層 5 のエッチングの均一性 を上げる必要があり、生産性が悪い。

2

【0005】この発明の目的は、生産性を向上すること ができる液晶表示用TFTアレイ基板の製造方法を提供 することである。

[0006]

【課題を解決するための手段】この発明の液晶表示用T FTアレイ基板の製造方法は、半導体層とこの半導体層 の上面に積層した不純物半導体層との積層膜に対し、酸 素プラズマによる陽極酸化またはチッ素プラズマによる チッ化処理を選択的に行い、少なくとも不純物半導体層 を絶縁体化し、半導体層を残すことを特徴とする。

[0007]

【作用】この発明の液晶表示用TFTアレイ基板の製造 20 方法によれば、容易にソース・ドレイン間の分離を行う ことができるため、半導体層も不純物半導体層とも薄く 成膜でき、工程も従来に比較して少なくなる。

[0008]

30

【実施例】以下に、この発明の第1の実施例の液晶表示 用TFTアレイ基板の製造方法について図1を参照しな がら説明する。第1の工程として、図1(a)に示すよ うに、透明絶縁基板1上にゲート電極2を成膜、パター ニングする。第2の工程として、図1(b)に示すよう に、上記透明絶縁基板1上に、P-CVD等でゲート絶 縁体層3、半導体層4、不純物半導体層(n+ : a - S i) 5を連続して成膜する。

【0009】第3の工程として、図1(c)に示すよう に、トランジスタのチャネル部分に前記半導体層 4 およ び不純物半導体層5をパターニングして残す。第4の工 程として、図1 (d) に示すように、上記透明絶縁基板 1の不純物半導体層5の所定領域(ソース・ドレイン領 域) にレジスト12をパターニングして残した後、上記 透明絶縁基板1を陽極側に設置して、酸素プラズマを発 生させ、レジスト12をマスクとして不純物半導体層5 をプラズマ陽極酸化する。このとき、時間制御およびプ ラズマのパワー制御により不純物半導体層5のみ陽極酸 化し、その下層の不純物を入れていない半導体層4は、 陽極酸化をしないか、あるいは一部陽極酸化を行う。こ れによりチャネル上の不純物半導体層 5 を絶縁体化層 6 として、チャネルの分離を行う。

【0010】第5の工程として、図1 (e) に示すよう に、透明絶縁基板1の表面にITOを成膜し、画素電極 7を形成した後ソース・ドレイン電極8を成膜、パター

体層(図示せず)を形成、パターニングして、TFTアレイを形成する。なお、露出した不純物半導体層5を絶縁体化層6とする工程において、酸素プラズマによる陽極酸化に代えて、チッ素プラズマによるチッ化処理を採用することができる。

【0011】図5に示す従来例のように、保護絶縁体層が無い場合は、半導体層4と不純物半導体層5層との選択エッチング性を取るために、半導体層4の膜厚を2000~3000Å程度成膜することが必要である。しかしこの実施例によると、半導体層4が500Å程度の膜10厚でも、問題なくソース・ドレイン電極8の分離が可能になるため、半導体によるフォトコンも抑えられるし、P-CVD装置のメンテナンス回数も大幅に低減することができる。

【0012】第2の実施例のTFTアレイ基板の製造方法について図2を参照しながら説明する。第1の工程として、図2(a)に示すように、透明絶縁基板1上にゲート電極2を成膜、パターニングする。第2の工程として、図2(b)に示すように、上記透明絶縁基板1上に、P-CVD等でゲート絶縁体層3、半導体層4、不20純物を含んだ半導体層(n+:a-Si)5を連続して成膜する。

【0013】第3の工程として、図2(c)に示すように、トランジスタのチャネル部分に前記半導体層4および不純物半導体層5をレジスト(図示せず)を用いてパターニングして残す。第4の工程として、図2(d)に示すように、上記透明絶縁基板1上にITOを成膜し、画素電極7を形成した後ソース・ドレイン電極8を成膜、パターニングする。

【0014】第5の工程として、図2(e)に示すように、上記透明絶縁基板1を陽極側に設置して、酸素プラズマを発生させ不純物半導体層5をプラズマ陽極酸化する。このとき、時間制御およびプラズマのパワー制御により不純物半導体層5のみ陽極酸化し、不純物を入れていない半導体層4は、陽極酸化をしないか、あるいは一部陽極酸化を行う。これによりチャネル上の不純物半導体層5を絶縁体化層6として、チャネルの分離を行う。通常は、この後、パッシベーションの絶縁体層(図示せず)を形成、パターニングして、TFTアレイを形成する。

【0015】なお、露出した不純物半導体層5を絶縁体化層6とする工程において、酸素プラズマによる陽極酸化に代えて、チッ素プラズマによるチッ化処理を採用することができる。第3の実施例のTFTアレイ基板の製造方法について図3を参照しながら説明する。第1の工程として、図3(a)に示すように、透明絶縁基板1上にゲート電極2を成膜、パターニングする。

【0016】第2の工程として、図3(b)に示すように、上記透明絶縁基板1上に、P-CVD等でゲート絶縁体層3、半導体層4、保護絶縁体層10を成膜する。

第3の工程として、図3 (c) に示すように、前記保護 絶縁体層10をチャネル上にパターニング後、不純物を 含んだ半導体層 (n^+ : a-Si) 5を成膜する。

4

【0017】第4の工程として、図3(d)に示すように、トランジスタのチャネル部分の不純物半導体層5と半導体層4をレジスト(図示せず)によりパターニングする。第5の工程として、図3(e)に示すように、透明絶縁基板1上にITOを成膜し、画素電極7を形成した後ソース・ドレイン電極8を成膜、パターニングする

【0018】第6の工程として、図3(f)に示すように、上記透明絶縁基板1を陽極側に設置して、酸素プラズマを発生させ不純物半導体層5をプラズマ陽極酸化する。このとき、時間制御およびプラズマのパワー制御により不純物半導体層5のみ陽極酸化し、不純物を入れていない半導体層4は、陽極酸化をしないか、あるいは一部陽極酸化を行う。これによりチャネル上の不純物半導体層5を絶縁体化層6として、チャネルの分離を行う。通常は、この後、パッシベーションの絶縁体層(図示せず)を形成、パターニングして、TFTアレイを形成する。

【0019】なお、露出した不純物半導体層5を絶縁体化層6とする工程において、酸素プラズマによる陽極酸化に代えて、チッ素プラズマによるチッ化処理を採用することができる。

[0020]

【発明の効果】この発明の液晶表示用TFTアレイ基板の製造方法にれば、製造工程中のアレイ基板について容易にソース・ドレイン間の不純物半導体層の分離が可能になり、各工程での選択エッチング性のマージンを大きく取れる。さらに、半導体層と不純物半導体層とを従来のように厚く成膜する必要がないため、成膜装置のメンテナンスの回数も低減可能となり、生産性を大いに向上させることができる。

【図面の簡単な説明】

【図1】 (a) ~ (e) は、この発明の第1の実施例の 液晶表示用TFTアレイ基板の製造方法の工程断面図で なる

【図2】(a)~(e)は、この発明の第2の実施例の 40 液晶表示用TFTアレイ基板の製造方法の工程断面図で なる

【図3】(a)~(f)は、この発明の第3の実施例の 液晶表示用TFTアレイ基板の製造方法の工程断面図で ある。

【図4】第1の従来例の断面構造図である。

【図5】第2の従来例の断面構造図である。

【符号の説明】

- 1 透明絶縁基板
- 2 ゲート電極
-) 3 ゲート絶縁体層


- 4 半導体層
- 5 不純物半導体層
- 6 絶縁体化層
- 7 画素電極


8 ソース・ドレイン電極


10 保護絶縁体層


12 レジスト


【図1】














1 透明絶縁基板 2 ゲート電極 3 ゲート絶縁体圏 4 半導体圏 5 不純物半導体層


6 絶縁体化層 7 國素電極 8 ソース・ドレイン電極 2 レジスト


【図2】













透明絶縁基板
ゲート電極
ゲート絶縁体層
半導体層


5 不純物半導体層 6 絶縁体化層 7 画葉電板 8 ソース・ドレイン電視


【図3】





【図5】





フロントページの続き

(51) Int. Cl. ⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/316

T 7352-4M